

はじめに

GreenPAK 製品は、大きな電力を消費するアプリケーション、例えば FET を制御してモーターを駆動したりすること、例えば降圧 DCDC コンバータから電源供給する構成などにも対応可能です。このアプリケーションノートでは、回転数のフィードバックを I2C のインターフェースで行うことにより、閉ループの回転速度制御による PWM ファンコントローラをプログラマブルに実現しています。平均の誤差は 2.5%未満、最大、最小誤差で 15%未満となっています。これらの特性の精度に関しては、回転数が収束し安定するまでの時間と引き換えに改善可能です。

アプリケーション

3線式のファンの3線には、VDD、GNDそしてタコメータの出力があります。

ファンを駆動するモーターはブラシレスで、5V 供給時約 0.2A の消費電流となります。本回路では、モーターの回転速度は入力電力に比例し、その電力は Pch FET を用いたパルス変調により供給されます。その Pch FET のゲートは、図1に示すように GreenPAK の PWM 出力信号 (端子 18) により制御されます。PWM 出力は、ホール素子からの回転数フィードバックをもとに決められます。

ホールセンサーは、ファン内の2つのコイルの間に配置されており、ファンのタコメータの出力として GreenPAK にフィードバックされます。ホールセンサーの信号の各エッジは、1回転に相当します。2つの回転の間隔の時間を計測することにより、回転速度を計算してモーターに加えるパワーを調整することができます。




図 1. システムレベル構成

図1に示すように、供給電圧は GreenPAK の動作電源電圧範囲内の 5V です。以下に示す回路は、ハイサイドに FET、クランプダイオードと LC フィルターを有する DC-DC 降圧回路です。

GreenPAK デザイン、ASM の状態

このデザインでは、ASM（非同期状態制御回路）の8つのすべての状態を使用します。状態には、図2に示すようにラベルが付けられています。初期状態は、リセット状態です。リセット状態では、PWM 出力は Low になっています。

慣性により、ファンは静的摩擦を乗り越えるまで動き始めません。そのための代表的なデューティ比は、30%です。

ASM がアクティブなとき、オーバードライブ状態に遷移します。その時、最大出力つまりデューティ比 100%の状態を 3 秒間継続することができます。この最初のキックが静的摩擦を克服し、モーターが回転を始めるきっかけとなります。

そこから、次に PWM Up の状態に遷移します。もし回転数が速すぎると、GreenPAK は自動的に PWM Down の状態に遷移します。ステートマシン（状態制御回路）は、PWM Up と PWM Down の間を継続的に行ったり来たりします。定常状態に行き着くと、行ったり来たりはより安定的になります。

RPM（回転数）に対する要求が高すぎたり、低すぎたりすると、GreenPAK の出力は最終的に 100% になったり 0% になったりします。そのため、PWM のデューティ比が反転しないように、出力を最大値 'Stop High'、あるいは最小値 'Stop Low' で止めるためのゲートが用意されています。これらの状態においては、PWM は強制的に High または Low に固定されます。

'Buffer Low' および 'Buffer High' は、ASM の望まない遷移を防止するための、中間的な状態です。

ステートマシンは、'Stop Low' と 'Stop High' にエッジ検出セルを利用します。この時点で、もし PWM の方向が逆になると、最初の周期でエッジが発生します。もし、バッファの（中間的）状態が無いと、Stop 状態からもう一つの Stop 状態へと直ちに移行してしまいます。そのため、中間的なバッファ状態を使って、状態がループするのを防いでいます。




図 2. ASM ステートマシン




図 3. RPM 入力から周波数検出 FSM0

GreenPAK デザイン、ASM の入力

ASM への主要な入力には、`Decrease PWM` と `Increase PWM` の 2 つのインバータ経由の信号があります。これらの信号は、図 4 にあるように PWM のパルス幅を何時増加あるいは減少させるかを示します。`Increase PWM` による遷移は、ASM を PWM Down から PWM Up へと、また `Decrease PWM` による遷移は、ASM を PWM Up から PWM Down へと変化させます。

FSM0 は、回転数(RPM)の周波数カウンターです。周波数検出モードにおいて、入力の 2 つのエッジの間隔時間を計測し、カウンターのデータと比較します。もし、間隔の方が長ければ、スピードが遅すぎると判断されます。もし、間隔の方が短ければ、スピードが速すぎることになります。FSM0 の出力は、DC-DC 降圧レギュレータへの供給の加減を制御し、ファンの回路を駆動します。

FSM0 は、両エッジの周波数検出器として設定されています。というのは、このアプリケーションに使用されるタコメータ US1881 は、ラッチタイプのホールセンサーで、回転する毎にタコメータの出力がトグルされます。そのため、各エッジは立上りでも立下りでも、それぞれ 360 度の回転に対応しています。この例では、ターゲットとなる回転周期は 40ms です。




図 4. ASM の入力




図 5. FSMO の設定

エッジ検出器の入力は、セットおよびリセット信号の AND をとったものです。オーバーラップを見ることで、デューティ比が 100%または 0%に達したかどうか分かります。エッジ検出の出力が、ASM を 'Stop High' や 'Stop Low' に遷移させます。一番最初の PWM 出力のセットとリセットには、デフォルトでオーバーラップがあるため、中間的な状態を含むことで誤った遷移を防止しています。

セットリセットカウンターをシフトする

PWM デューティサイクルは、CNT5/DLY5 と CNT6/DLY6 から出力されるセットリセット信号により制御されます。設定は、図 6 に示す内容とほぼ同等です。

PWM デューティ比を増加、減少させるには、セットとリセット信号を相互にシフトさせます。図 8 のタイミングチャートにその様子を示します、現在の状態により、CNT/DLY ブロック 2 つのうちの 1 つに余分なクロックが一発入力されます。これにより、出力は左にシフト（時間的に早く）します。セットがシフトすれば、PWM のデューティサイクルは増加し、リセットがシフトすると減少します。これは、図 7 に示すリセット及びセット信号により制御されます。

余分なクロックは、50 周期に一度発生します。この頻度により、機械的な動きが電気信号に追従できません。これは、CNT4/DLY4 により設定される更新周期です。更新周期毎に、パイプディレイと 2 ビットルックアップテーブル 2 はパルスをひとつ発生して、3 ビットルックアップテーブル 0 と 1 の IN0 に入力します。通常のクロック源と XOR をとれば、余分なパルスが発生されます。

GreenPAK デザイン、ASM 出力

ASM の出力としては、4 本のみ使用します。'Shift_CNT6' と 'Shift_CNT5' は、SR カウンターのロジックに入力され、シフトの制御を行います。具体的には、どちらのカウンターが余分なクロックを受けるかを選択するのに用いられます。それは、PWM がどちらの方向に進んでいるかを示しています。



The figure displays four screenshots of the Silego configuration tool, arranged in a 2x2 grid. Each screenshot shows the 'Properties' window for a different LUT (Look-Up Table) used for PWM output control.

Top Left: 3-bit LUT8/8-bit CNT5/DLY5
Type: CNT/DLY
Mode: Counter
Counter data: 80 (Range: 1 - 255)
Output period (typical): N/D
Edge select: Rising
Output polarity: Non-inverted (OUT)
Q mode: None
Stop and restart: None
Connections: Clock: Ext. Clk. (From mat), Clock source: Ext. Clk. (matrix), Clock frequency: N/D

Top Right: 3-bit LUT9/8-bit CNT6/DLY6
Type: CNT/DLY
Mode: Counter
Counter data: 80 (Range: 1 - 255)
Output period (typical): N/D
Edge select: Rising
Output polarity: Non-inverted (OUT)
Q mode: None
Stop and restart: None
Connections: Clock: Ext. Clk. (From mat), Clock source: Ext. Clk. (matrix), Clock frequency: N/D

Bottom Left: 3-bit LUT0/DFF/LATCH3
Type: LUT
Truth Table:

IN3	IN2	IN1	IN0	OUT
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1

Bottom Right: 3-bit LUT1/DFF/LATCH4
Type: LUT
Truth Table:

IN3	IN2	IN1	IN0	OUT
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0

図 6. PWM 出力のセットおよびリセット




図 7. PWM 出力のセットおよびリセット





図 8. PWM 出力のセットおよびリセット



State name	Connection Matrix Output RAM							Initial
	OUT7	OUT6	OUT5	Stop 100	Stop 0	Shift_C...	Shift_C...	
Reset	0	0	0	0	1	1	0	0
PWM Up	0	0	0	0	0	1	1	0
PWM Down	0	0	0	0	0	0	0	0
Stop High	0	0	0	1	0	1	0	0
Stop Low	0	0	0	0	1	1	0	0
Buffer Hig..	0	0	0	1	0	0	0	0
Buffer Low	0	0	0	0	1	1	1	0
Overdrive	0	0	0	1	0	0	0	1



3-bit LUT2/DFF/LATCH5				
Type:	LUT			
IN3	IN2	IN1	IN0	OUT
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0

3-bit LUT6/8-bit CNT3/DLY3				
Type:	LUT			
IN3	IN2	IN1	IN0	OUT
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1

図 9. ASM 出力と出力の設定

図 9 の出力テーブルにあるように、カウントアップ時にはセットとリセットはともに High であり、カウントダウン時にはともに Low となっています。余分なクロックのカウントを止めるには、リセットとセットを反対にします。リセットを High に、セットを Low にすると、通常のクロックのみが選択されます。

'Force 0' と 'Force 100' は、PWM ロジックが 100% や 0% に達して、SR ラッチがマスクされたことを示します。'Force 0' は、Stop Low、Buffer Low および Reset 状態のために PFET を閉じます。'Force 100' は Stop High、Buffer High と Overdrive 状態のために PFET をオープンにします。3 ビットルックアップテーブル 2 は、SR ラッチです。



CNT6 の出力がロジック 1 のとき、ラッチはセットされ、CNT5 の出力がロジック 1 のとき、ラッチはリセットされます。3 ビットルックアップテーブルは、SR ラッチをゲートします。Set High が High のとき、出力は High になり、Set low が High のとき、出力は Low になります。両方の信号が同時に High になることはありません。両方の信号が Low のとき、3 ビットルックアップテーブル2の反転を使用します。

I2C

回転数を変えるためには、I2C を使って FSM0 のカウント値を書き換えます。ワードアドレスは、アドレス 0xC5 と 0xC6 に配置されています。

下表 1 を参照して下さい。FSM0 にカウント値 0xDD を書き込むためのコマンドは、次のようになります。




図 10. GreenPAK によるデザイン



例 1 : [0xSA 0xC5 0xE0 0x2E]

例 2 : [0xSA 0xC5 0x40 0x1F]

ここで、SA はスレーブアドレスを示します。

RPM からカウンターデータへの変換には、下記の式を参照下さい。

$$\text{counter data} = \frac{OSC}{RPM}$$

カウンターデータは、GreenPAK に内蔵された発振回路に依存します。このデザインでは、発振周波数は $2\text{MHz}/8 = 250\text{kHz}$ が理想的です。RPM 周波数 25Hz、周期 40ms を得るには、カウンターデータを 9998 に設定します。

実際の発振周波数の計測値は 253kHz であり、結果として 25Hz ではなく 25.3Hz となります。

パーセント誤差は、上記 3 例について 2.4%、1.0% および 0.5% でした。デバイスの動作期間が長いほど、パーセント誤差の平均値は良い結果になります。誤差のうちの一部は発振周波数のトリミングによるもので、ここでは 250kHz ではなく 253kHz に合わせ込まれます。PWM は、安定するまでしばらくの間増減を経ます。安定状態に達すると、状態制御回路は 'PWM Up' と 'PWM Down' の間を行ったり来たりするため、平均値近辺で PWM 出力にジッタを生じます。

Word Address	Current RPM/FSM0 counter value	Example 1	Example 2
0xC5 0xC6	0x10 0x27	0xE0 0x2E	0x40 0x1F
Decimal	9998	11998	7998
Period	40ms	48ms	32ms
Frequency/RPM	25 Hz	20.8 Hz	31.25Hz
Actual Frequency	24.4 Hz	21.0 Hz	31.4 Hz
Min	23.2 Hz	18.9 Hz	28.6 Hz
Max	27.8 Hz	22.8 Hz	34.4 Hz
St. Dev.	478 mHz	385 mHz	520 mHz

表 1. RPM I2C write の例



このことにより、PWM の分解能によっては、周波数が平均値の辺りで最大値と最小値の間をジャンプすることになります。上記の例では、周波数の最大値と最小値のパーセント誤差は、最悪の場合 15% になります。この誤差を減らすためには、CNT5 と CNT6 のカウント値を増加させることにより、各カウントによる PWM の増加のステップを小さくし、セトリング時間の増加と引き換えにより良い周波数制御を行います。

タイミング波形と機能

下に示す機能波形は、PWM 出力が安定してから時間が経過したときのものです。

安定状態では、ステートマシンは PWM 増加から PWM 減少にリズムカルに切り替わります。

回転数 (RPM) の入力周波数は、11.4Hz または 88ms となっています。しかしながら、ホールセンサー出力はラッチ されるため、各エッジは一回転に相当します。FSM0 は、両エッジを検出するように設定されています。従って、実際の RPM 周波数は 2 倍の 22.8Hz または 45ms となります。これは、FSM0 のカウント値として設定された狙い値の 40ms と近い値になっています。

Channel 1 (yellow) – PIN#18 (PWM Out)

Channel 2 (light blue) – PIN#3 (RPM)

Channel 3 (magenta) – Fan Input Voltage




図 11. PWM ファン駆動波形




図 12. PWM ファン回路

図 13 は、FSM0 カウント値が 12000 に設定されたときの動作を現しています。ホールセンサーの周波数は 9.42Hz なので、RPM は 18.84 Hz ということとなります。

図 14 は、FSM0 カウント値が 8000 に設定されたときの様子を実示しています。ホールセンサーの周波数は 14.8Hz のため、RPM は 29.6 Hz となります。




図 13. PWM ファン駆動波形 1




図 14. PWM ファン駆動波形 2

回路

下図は、PWM ファンの試作品のブレッドボードです。左側のブレッドボードには、インダクター、PFET、ダイオード、キャパシタを内蔵しています。GreenPAK のチップは、開発ツール評価ボード内にあります。

右側のブレッドボードは、GreenPAK の外部コンネクタとホールセンサーを接続し、常時電源を供給されています。

下の最初の図では、PWM 回路がディセーブルされているために、ファンが止まっています。2 番目の図では、PWM 回路がイネーブル状態にあるため、ファンは回転しています。

結論

GreenPAK に内蔵された非同期状態制御回路の使い方の一例として、外部モーターのフィードバックループに入れて PWM により回転速度を制御する方法をご紹介します。ホールセンサーの出力を簡単にモニターするために、周波数検出機能を使用しています。そして、I2C バスにより基準周波数を変更します。デジタル制御回路全体は GreenPAK チップに実装され、ASM（非同期制御回路）により簡単に変更が可能です。




図 15. 停止状態のファン




図 16. 動作中のファン



About the Author

Name: Yu-Han Sun

Background: Yu-Han is currently an Applications Engineer at Silego Technologies working primarily with the GreenPAK products lines.

Contact: appnotes@silego.com



Document History

Document Title: Speed Regulating PWM Fan Motor Controller

Document Number: AN-1138

Revision	Orig. of Change	Submission Date	Description of Change
A	Yu-Han Sun	08/15/2016	New application note

Worldwide Sales and Design Support

Silego Technology maintains a worldwide network of offices, solution centers, manufacturer's representatives, and distributors. To find the sales person closest to you, visit us at **Sales Representatives and Distributors**.

About Silego Technology

Silego Technology, Inc. is a fabless semiconductor company headquartered in Santa Clara, California, with operations in Taiwan, and additional design/technology centers in China, Korea and Ukraine.



SILEGO
TECHNOLOGY

Silego Technology Inc.
1515 Wyatt Drive
Santa Clara, CA 95054

Phone: 408-327-8800
Fax: 408-988-3800
Website: www.silego.com